BEST AVAILABLE COPY PATENT ABSTRACTS OF JAPAN

(11) Publication number:

01-202793

(43) Date of publication of application: 15.08.1989

(51)Int.CI.

G09G 3/20

G09G 3/36

(21)Application number: 63-326379

(71)Applicant: PHILIPS GLOEILAMPENFAB:NV

(22)Date of filing:

26.12.1988

(72)Inventor: DUWAER ARNE LEX

(30)Priority

Priority number: 87 139872


Priority date: 29.12.1987

Priority country: US

(54) MATRIX DISPLAY DEVICE

(57)Abstract:

PURPOSE: To reduce the total number of connection points by providing main transistors and a means connected to the respective main transistors for simultaneously supplying the same signals to the adjacent next conductors. CONSTITUTION: Respective column selection lines are connected to the gates of corresponding column driver transistors 30 and the drains are connected to respective column lines 15. The sources of all the transistors 30 of respective sections are mutually connected and connected to a common terminal Vo (k) for the section of an upper side and to the common terminal Ve (k) for the section of a lower side. Also, for the adjacent sections, the column selection lines are connected to the gates of the corresponding column driver transistors 30' and 30". In order to appropriately operate the system and redundant circuit, the signals supplied to the column selection lines of the upper side and the lower side are turned to sequential control pulses for successively turning on one transistor 30, 30' or 30" of the respective sections. Thus, the number of required connection is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

@ 公 開 特 許 公 報 (A) 平1-202793

@Int. Cl.⁴

識別記号

庁内整理番号

③公開 平成1年(1989)8月15日

G 09 G 3/20

7335-5C 8621-5C

審査請求 未請求 請求項の数 23 (全20頁)

会発明の名称

マトリクス表示装置

②特 願 昭63-326379

②出 顯 昭63(1988)12月26日

優先権主張

@1987年12月29日 國米国(US) @139872

⑩発 明 者

アルネ・レツクス・デ

アメリカ合衆国ニューヨーク州10562 オツシニング サ

ユワエル

スクエハナ ロード13

勿出 願 人

エヌ・ベー・フイリツ

オランダ国5621 ベーアー アインドーフエン フルーネ

プス・フルーイランペ パウツウエツハ1

ンフアブリケン

個代 理 人

弁理士 杉村 暁秀

外1名

明知智

- 1、発明の名称 マトリクス表示装置
- 2. 特許請求の範囲
 - 1. 行および列導体のアレー内に配置された複 数個の表示素子を具え、各表示素子は間に電 気光学材料を介揮した対向電極と、行導体を 経て供給されるスイッチング信号に応答して、 列導体を経て供給されるデータ信号の表示素 子への供給を制御するスイッチング手段とを 具え、更にデータ信号およびスイッチング信 号をそれぞれの列および行導体に供給するア ドレス回路を具えたマトリクス表示装置にお いて、行および列導体の少なくとも一方の導 体に対するアドレス回路は偶数番導体の一端 に接続された主トランジスタと奇数番導体の 他端に接続された主トランジスタと、主トラ ンジスタの各々に接続され、隣接する次の導 体に同一の信号を同時に供給する手段とを具 えていることを特徴とするマトリクス表示装 置。
- 前記同時供給手段は各主トランジスタと関連する補助トランジスタを具えていることを 特徴とする請求項1記載のマトリクス表示装置。
- 3. 前記主トランジスタおよび補助トランジスタおよび補助トランジスタのドレインを極極ののはに接続し、各主トランジスタのドレインを関連する次の導体に接続し、且つ主トランジスタを相互をおける。
 連する補助トランジスタのソースを関連するよび関連すると共に主トランジスタのおよび関連すると共に主トランジスタのおよび関連すると共に主トランジスタおよび関続補助トランジスタのゲートを相互接続がよった特徴とする請求項2記載のマトリクス
- 4. 行および列導体のアレー内に配置された複数個の表示素子を具え、各表示素子は間に電気光学材料を介揮した対向電極と、行導体を 経て供給されるスイッチング信号に応答して、 列導体を経て供給されるデータ信号の表示素

- 5. 前記アレーはm個の行導体とn個の列導体を具え、これらの行および列導体は各行および各列ごとに1個のドライバTFTで駆動され、これらの行および列ドライバTFTはk個の行とℓ個の列を有する前記マトリクス構造で相互接続され、k+ℓの値を奇数および
- 9. 前記スイッチング手段およびドライバトランジスタは同一の構成のTFTであることを特徴とする請求項8記載のマトリクス表示装置。
- 10. 行および列導体のアレー内に配置された複 数個の表示素子を具え、各表示素子は間に電 気光学材料を介挿した対向電極と、行導体を 経て供給されるスイッチング信号に応答して、 列導体を経て供給されるデータ信号の表示素 子への供給を制御するスイッチング手段とを 具え、更にデータ信号およびスイッチング信 号をそれぞれの列および行導体に供給するア ドレス回路を具えたマトリクス表示装置にお いて、前記スイッチング信号は行導体を駆動 するオン状態と行導体を滅勢するオフ状態を 有するものとし、データ信号はアクティブラ イン時間に亘り延在し、次いで短い帰線消去 時間が続くものとし、各アクティブライン時 間中または各帰線消去時間中にオンパルスを 順次の行導体に供給する手段を設けると共に、

偶数行導体の片側アドレッシングに対しては $2\sqrt{n}$ 、 奇数および行導体の両側アドレッシングに対しては $2\sqrt{n/2}$ 、 および奇数および 偶数列導体の片側アドレッシングに対しては $2\sqrt{n}$ 、 奇数および偶数列導体の両側アドレッシングに対しては $2\sqrt{n/2}$ である最小値に近似させてあることを特徴とする請求項 4 記載の装置。

- 6. 前記アドレイスマトリクスに k+ 2 個の入力信号を供給する手段を設け、且つ前記アドサスマトリクスを表示アレーの周囲に均一に分布させて基板への1ミリメートル当りの接続数を最少にしてあることを特徴とする請求項5 記載のマトリクス表示装置。
- 7. 特許請求の範囲1および4に記載された機成を組合わせたことを特徴とするマトリクス表示装置。
- 8. 前記アドレスマトリクスは表示素子と同一 の基板上に集積してあることを特徴とする請 求項4記載のマトリクス表示装置。

アクティブライン時間中に行駆動する場合には帰線消去時間中に、または帰線消去時間中に行駆動する場合にはアクティブライン時間中に全ての行導体を強制的にオフ状態に設定する手段を設けたことを特徴とするマトリクス 表示装置。

- 11. アクティブライン時間中または帰線消去時間中に全ての行導体にオフバルスを同時に供給することにより全ての行導体を強制的にオフ状態に設定するようにしてあることを特徴とする請求項10記載のマトリクス表示装置。
- 12. 前記オンパルス供給手段およびオフ状態設定手段は薄膜技術により表示素子と同一の方法で形成してあることを特徴とする請求項10記載のマトリクス表示装置。
- 13. 行アドレス回路は行および列マトリクスの 形態に構成してあることを特徴とする請求項 11記載のマトリクス表示装置。
- 14. 前記アレーはm個の行導体とn個の列導体 を具え、これらの行および列導体は各行およ

び各列ごとに1個のドライバTFTで駆動され、これらの行および列ドライバTFTはは個の行と1個の列を有する前記マトリクス褐造で相互接続され、k+1の値を奇数おび偶数行導体の片側アドレッシングに対しては $2\sqrt{n/2}$ 、奇数および行導体の両側アドレッシングに対しては $2\sqrt{n/2}$ 、および奇数および偶数列導体の片側アドレッシングに対しては $2\sqrt{n/2}$ である最小値に近似させてあることを特徴とする請求項13記載のマトリクス表示装置。

- 15. 水平および垂直帰線パルスに関連するまたはこれらパルスから導出した信号を入力として用いる組合せ論理回路を具えていることを特徴とするTV画像表示用の請求項14記載のマトリクス表示装置。
- 16. TV 信号はアクティブライン時間と、これに 続く帰線消去時間とを有し、前記組合せ論理 回路はアクティブライン時間中に各導体を駆

動する出力を発生すると共に帰線消去時間中に全ての行導体をオフ状態に設定する出力を発生するようにしてあることを特徴とする請求項15記載のマトリクス表示装置。

- 17. TV信号はアクティブライン時間と、これに 続く帰線消去時間を有し、前記組合せ論理回 路は帰線消去時間中に各行導体を駆動する出 力を発生すると共にアクティブライン時間中 に全ての行導体をオフ状態に設定する出力を 発生するようにしてあることを特徴とする請 求項15記載のマトリクス表示装置。
- 18. 請求項1および10に配載された構成を組合 わせたことを特徴とするマトリクス表示装置。
- 19. 請求項4および10に記載された構成を組合 わせたことを特徴とするマトリクス表示装置。
- 請求項1,4および10に記載された構成を 組み合わせたことを特徴とするマトクリクス 表示装置。
- 21. 入力ビデオ信号をマトリクス表示パネルの 列ラインを駆動するための複数個のサンプル

信号に変換する回路において、ビデオ信号を 互いに異なる期間においてサンプリングする 2個のサンプルホールド回路と、各サンプルホールド回路がサンプリング期間にある期間にある期間にある期間にある期間にある期間にあるのサンプルホールド回路がサンプリング野間にあるスイッチング手段と総合サンプリング時間を列ラインの数で割った時間より長くしてあることを特徴とするビデオ信号変換回路。

- 22. 各列ラインの信号捕捉時間は相逢することを特徴とする請求項21に記載の回路。
- 23. 前記スイッチング手段はサイクルの一部分においてどちらのサンプクホールド回路も列 ラインに接続しないことを特徴とする請求項 21記載の回路。

3. 発明の詳細な説明

本発明は薄膜アクティブマトリクス装置および この装置のアドレス回路に関するものであり、特 に表示装置として使用し得るマトリクス装置に関 するものである。

この種の液晶マトリクス表示装置の既知の実施 例では、表示素子を行および列のマトリクスに配

置し、これら表示案子を活性層の一方の主表面上 の各別の画素電極と、活性層の反対側の主表面上 の共通電極の対向部分とで構成している。トラン ジスタ、例えば薄膜トランジスタ(TFT) の形態の スイッチング手段を各別の表示案子の画業電極と 隣接して位置させ、そのドレイン電極を画案電極 に接続する。同一の列の全てのトランジスタのソ - ス電極をデータ信号が供給される1組の列導体 のうちの1つに接続し、同一の行の全てのトラン ジスタのゲート電極をスイッチング(ゲート)信 号が供給される1組の行導体のうちの1つに接続 してその行の全トランジスタがスイッチされるよ .うにする。この装置は行導体を一時に一本づつ順 次走査して各行の全てのトランジスタをターンオ ンさせると共に、これに同期して列導体にデータ 信号を供給することにより駆動して表示画像を発 生させる。トランジスタがオンのとき、データ信 号が関連する画衆電極に供給されて表示素子を充 電する。各表示素子(LCD) または画素は電気的に コンデンサに等価であるものと考えられる。スイ

ッチング電圧の終了時にトランジスタがターンオフすると、電荷が関連する表示案子に、走査信号によりこれら表示案子が再び(非飛越し走査の場合には次のフィールド周期において)アドレスされるまで書稿される。

このタイプの表示装置は公知である。斯かるアクティブマトリクスアドレス液晶表示装置は1200,000 以上の表示素子から成り、TV画像を表示することができる。表示画像の解像度を構成する画素数により決まる。通常のTV受信機の解像度を達成するために画素)に増大させる例を640 マトリクス(307,200 画素) に増大させる傾いた640 マトリクス(307,200 画素) に増大させる傾向にある。大面積の表示装置に対けては画素の対してはあってスタ(TFT) とくなるにつれて必要とされる表示素子の数およびでってスイッチング素子の数も増大してきている。

このような高解像度表示装置を製造する際の大きな問題は、アドレス回路と画素のTFT ドライバ

との間に必要とされる接続の数にある。例えばアクティブマトリクスが投写形テレビジョン(PTV)用に代表的な 3 cm×4 cmの矩形であるものとする。480 行×640 列を用いるマトリクスはアドレス回路への接続点を1120個必要とする。現在の技術状態ではこんなに多数の接続点を 3 × 4 cm² の矩形マトリクスの周縁に設けることは 1 マトリクスに必要とされる基板面積を大きくしないでは不可能であり、従ってコストが著しく増大する。

この種の大面積表示装置を製造する際の他の大きな問題は歩留りにある。例えば透明基板上に関連する行および列導体と一緒に堆積されたTFTを用いる場合、数個の欠陥TFTまたは1つの導体破断が装置を不良品にしてしまう。欠陥の性質に応じて、1個の欠陥TFTでも1つの完全な行および1つの完全な列の表示業子が使用不可能になることもある。この問題を克服する試みとして種々の冗長回路が提案されている。「Japan Displays・86」 pp 204 ~207 において竹田等は1面素ごとに1個の追加のTFTを設けて1面素につき2個の

TFT とし、これらTFT を隣接する走査ラインにより制御または駆動することを提案している。追加のゲートまたはソースラインは必要としない。その変形例として1 画素につき3 個のTFT とし、この場合には第3TFT により垂直方向に隣接する画案を相互接続することが記載されている。

「SID 87 Digest 」 pp 79-81 において高橋等はライン欠陥に注目し、1 ラインごとにデータ人カルートを2 重にすることを提案している。換書すれば、各画案を別個のTFT を介して2 個の行導体に接続し、各導体を両側から駆動することを提案している。二重ラインまたは冗長ラインは「IE EE-TCE」 1985 年 2月、pp. 39-43 に山野等も開示しているが、これは各画案ごとに追加のTFT を 設けるのか否か明らかでない。

これまでに提案されているライン欠陥を補正するための冗長回路では、2 重または冗長ラインを設け、場合によっては各画業ごとに冗長ラインを各画案に接続する追加のTFT を必要とする。また、 導体ラインを両側から同じ信号で駆動することも 提案している。

先に述べたように、別の問題はアクティブLCD 表示素子とアドレス回路との間に必要とされる接 続の数にある。これは特に投写形システムに対し ては満足させるのが難しい要件であり、その理由 は投写形システムのアクティブLCD 表示装置では コスト上の理由から多数の所要の接続を収納する のに小さな幅の狭い領域が残されるだけであるた めである。「SID 86 Digest」の第281 ~284 頁 においてマルムペルグ等がLCD 条子用の画案ドラ イパの製造に使用されるのと同一の技術を用いて 表示基板上に走査電子回路を集積することを提案 しており、更に個々の画案を選択するアクティブ ディスプレイに使用されているのと同一のマトリ クス機成に基づくコミュテータまたはスイッチ機 成を用いて接続数を低減することを提案している。 このマルムベルグの提案では、(192×128 マトリ クスに対して) 行ラインを各8ラインの16個のセ クションに分割する。しかし、TV表示装置として 使用するための動作については記載がなく、また

この刊行物の第7図に示されているようにデータ を供給すると共に信号を選択するために外部ICを 必要とする。

この従来の提案は、全ての選択されてない行うインに対してオフ状態をTVライン時間ごとに設定して、選択されてない行の行コンデンサがフレーム時間中に十分な電荷を徐々に形成してTV表示用の入力ビデオ情報を1ライン時間以上に亘って表の入力ビデオ情報を1ライン時間以上に直っとを認していない。他の欠点は、コミュテータに対し、提案されたスイッチ構成は効率の良い冗長回路(列に対し)を組み込むのを不可能もしくは困難にする点にある。

本発明の目的はTV表示用の改善された薄膜マトリクス装置を提供することにある。

本発明の他の目的は薄膜アクティブマトリクス 装置用のアドレス回路の集積化を増大することに ある。

本発明の更に他の目的はライン破断に対し保護 する新規な冗長回路を提供することにある。

本発明の更に他の目的はビデオ情報のスプリア ス表示を避けるようにした薄膜アクティブマトリ クス装置を提供することにある。

これらの目的は、後から明らかとなるように、 以下に述べる特徴を有する本発明による新規な薄 腹アクティブマトリクス装置により達成される。

本発明の1つの特徴はライン欠陥を補正する冗長回路にあり、この回路は追加の行または列ラインを必要とせず、各行または各列に1個の追加のTFTを必要とするだけである。これがため、必要とされるスペースおよび複雑度の著しい低減が比較的少数の追加の衆子を必要とするだけで達成比される。この特徴は2個のTFTの入力端子を相互をおし、それらの出力端子をマトリクスの片側から2個の隣接する行または列に接続することにある。

本発明の他の特徴はマトリクス構成を用いたア ドレス回路にあり、この回路ではアドレスドライ パを各セクション内の隣接する導体に接続し、 (全てのゲートの代わりに)全てのソースを相互接続する。この構成は上述した新規な冗長回路をパネルに組み込むことができる(マルムベルグの機成では不可能)。

本発明の他の特徴は選択されてない各ラインを各TVライン時間の一部分中に正確にオフ状態に設定する新規な回路を提供することにある。これは、水平および垂直帰線パルスを入力する組合せ論理回路を用いて1つの行ラインまたは2つの行ライン(新規な冗長回路を用いる場合)を選択すると共に全ての行ラインをオフ状態に設定する回路により達成される。

本発明の更に他の特徴はアドレス回路に加えて 選択回路も基板上に集積することにあり、これに よりいくつかの外部ICの使用を除去し、基板への 接続の数を更に減少させてTV用の斯かる表示装置 の製造の歩留りを更に増大することができる。

本発明の更に他の特徴は前処理されたビデオ信号の捕捉時間を追加のメモリを必要とすることなく増大させた列駆動回路にある。

アクティブトランジスタ(画索トランジスタ、アドレスおよび選択ドライバトランジスタ)は、代表的にはガラスのような透明基版上に、例えばアモルファスシリコンまたはポリシリコン技術を用いてTFT として形成する。ⅡーVI 化合物半導体を用いることもできるが、ポリシリコンTFT の方が好適であり、これは投写形TV用に要求される小サイズではポリシリコンTFT の方が高い移動度と低い感光性を示すためである。

図面につき本発明を説明する。

本発明の第1の特徴によればアドレス回路を行

/列マトリクス回路で構成し、第1アドレスマト

リクスの各行をアクティブ画素マトリクスの名

ぞれの行に接続し、第2アドレスマトリクス回路

の各列をアクティブ画素マトリクスのそれぞれの

列に接続する。この構成によれば、TV用の480 × 640 アドレスマトリクスに対する接続点の総数が 1120から1桁小さい値に減少する。その結果得られた少数の接続点は現在の技術を用いて共通の基板上に設けることができる。更に、薄膜回路を用

いてアドレスマトリクスの制御信号を実現することにより接続点の数を更に減少させることができる。

第1図は前述したレクナー等の論文に関示されているTV画像表示用に好適なマトリクス表示装置を示し、この装置は各行に n 個の表示索子12(1~n)が水平に配置された m 個の行(1~m)から成るアドレスマトリクス液晶表示パネル10を具えている。図を簡単とするために図には数個の表示索子しか示していない。実際にはこのマトリクスアレー内の表示索子の総数(m×n)は 200,000以上、例えば480 ×640 マトリクスに対しては307,200 の表示索子または画索にすることができる。

各表示素子12はこの素子へのデータ信号電圧の供給を制御するスイッチング素子11と関連する。各行の全表示素子12と関連するスイッチング素子11は点22でこれらスイックング素子が接続された共通の行導体14により制御され、この導体にはスイッチング信号が供給される。各列の全表示素子と関連するスイッチング素子11はデータ信号電圧

が供給される共通の列導体15に点23で接続される。 これがため、m個の行導体14と n 個の列導体15が 存在し、これら2組の導体は互いに直交する。

スイッンチング素子11の出力端子は装置の基板 の表面上に導体14および15およびスイッチング素 子11と一緒に設けられた関連する表示素子の電極 16に接続される。全ての表示素子に共通の対向電 極17は前記基板の反対側表面上または前記基板表 面に対向して間に例えばTN液晶材料を介挿して平 行に配置された別の基板上に設けられる。この1 つの基板または互いに対向する基板(ガラス板と し得る)には慣例の如く偏向子層と検光子層が設 けられる。液晶材料が表示素子の両端間に印加さ れる電圧に応じて表示素子を透過する光を変調す る。即ち、各表示衆子は一方の基板上のスイッチ ング素子と関連する各別の画素電極と他方の基板 上の共通電極の対向部分と、その間の液晶材料と で形成され、各表示素子の電極間に印加れさる駆 動電圧に従ってパネルの光透過を制御する。この 装置は、行導体14をスイッチング信号で順次走査

1. て冬行の全スイッチシグ忠子をターンオンさせ る共にスイッチング信号と同期してデータ信号を 各行の全表示案子の列導体に供給して1行づつ順 次駆動して完全な表示画像を発生する。TV表示の 場合には、これらのデータ信号はビデオ情報信号 であり、各行の表示素子には1TVラインに対応す るピデオ情報信号が供給される。行順次アドレッ シングを用いると、アドレスされた行の各スイッ チング泰子11が例えばアクティブライン時間(TL) に亘りスイッチオンされ、この間にピデオ情報信 号が列導体15からその行の表示素子12に転送され る。行アドレッシングおよびスイッチング信号の 終了後、その行のスイッチング粜子はターンオフ し、その行の表示素子が導体15から切り離され、 供給された電荷がこれらの表示素子に蓄積される。 これらの表示素子は、それらのスイッチング素子 が再び(非飛越し走査の場合には次のフィールド 周期において)アドレスされるまで、供給された データ信号により駆動されたままになる。このこ とはデータ蓄積時間がフィールド時間に等しいこ

とを意味する。

行導体は規則正しいタイミングパルスが供給される制御回路20によりスイッチング信号でアドレスされる。ビデオ情報(データ)信号は制御回路21から列導体15に供給される。回路21にはビデオ信号とタイミングパルスが行走査と同期して供給され、パネル10の行順次アドレスに対応する直列・並列変換を行う。パネル10の制御回路からの1ミリメートル当りの接続数を低減するために、奇数行と偶数行および奇数列と偶数列をパネルの両側から駆動するのが普通である。

本発明の1つの特徴は、ブロック20 および21のアドレス回路をLCD マトリクスのTFT 画素ドライバ11の製造に用いられるのと同一のTFT 技術を用いて形成することにある。本発明のこの特徴においては、TFT 技術をパネルの境界部、即ちアクティブ表示区域の外側部分にまで適用してブロック20、21のアドレス回路を同時に形成する。更に、行/列マトリクス構成をアドレス回路に用いてこれをパネルの行/列マトリクス構成に類似させ、

を制御する16個のセクションを有する(16 ×20) アドレスマトリクスで駆動される。これがため、 このマトリクスは20個の共通の列入力信号ライン V。(1)----V。(20)および V。(1)--- V。(20)を必 要とし、ここでVはピデオ信号入力を意味し、脚 符"0" は奇数を、"e" は偶数を意味する。各列入 力信号ラインは各セクションの対応する列に接続 する。動作状態において、原入力ピデオ信号は液 晶パネルを駆動するのに好適な信号v(LC) に変換 する必要がある。変換されたビデオ信号を、列入 力信号ラインV。(1)---V。(20)およびV。(1)---V。 (20)に供給されたとき列導体15に正しいビデオ信 号が与えられるように40個づつのサンプル信号に 分割する。これは既知のプリプロセッサ40、例え ば2個の1×20ビデオマルチプレクサ (基板外IC) により達成される。このブリプロセッサは第3a図 に示すような読取/書込機能を具えた既知のサン プルホールド回路のような2個の 40-セルアナロ グメモリ (基板外IC) とすることができる。TVラ イン信号v(LC) を40の順次の時間間隔で捕捉およ

必要とされる接続数を小面酸のアドレスマトリクスアレー上に追加の製造工程を必要とすることなく好都合に製造し得るレベルまで減少させる。これを第2図に示す。第2図には、アドレスマトリクス20、21を表示パネル10の周縁に沿って基板上に均一に分布させて過大な基板面積を必要としないようにし得ると共に必要とされる接続数を最少にする目的を達成し得ることも線図的に示している。

第2図はダブルマトリクスアドレッシングを用いるアクティブ(LCD) マトリクス10を示す。奇数列と偶数列および奇数行と偶数行をアクティブタートリクスの両側から駆動するアドレス方法が好適である。ここで説明する実施例では、480 ×640 アクティブマトリクスを用いるが、本発明はこれに限定されないこと勿論である。第2図において320の奇数列は上からアドレスされる。同様に、240の奇数行は左からアドレスされる。奇数列および偶数列は各々20列

びサンプリングし、そのサンプルを 40-セルメモ リSHIs に蓄積する。本例ではこの処理は40×40 ns=1.6μs を要する。次いでこのTVライン信号が 次の40の時間間隔で捕捉およびサンプリングされ 他方の 40-セルメモリSH | 4 に薔馥される間にメ モリSHI。の内容がスイッチ95によりライン V。 (1)---V。(20) および V。(1)--- V。(20)に接続さ れる。第3(a), 3(b)および3(c)図において、記号 "ビデオ→A"は既知のサンプルホールド回路の信 号捕捉時間を表わし、記号"A →パネル"はサン プルされた信号がLCD パネルに転送される時間を 表わし、 A および B はサンプルホールド回路を表 わす。2個の 40-セルメモリを具えたプリプロセ ッサは第3(a)図に示すように小さな信号捕捉時間 (40ns)を必要とする。これは、第3(b)図に示すよ うに 3 個の 40-セルメモリを用い、各 40-セルメ モリを順に捕捉モード、捕捉/サンプルホールド モードおよびホールドモードにすると共にこれら 3個のメモリのモードを常に相違させることによ り避けることができる。もっと有効な回路を第3

(C)図に示してあり、この場合には追加のメモリを 必要としない。第3(c) 図の例の論理的タイミン グ図から明らかなように、サンプルホールドのた めの信号捕捉時間をサンプルホールド回路をパネ ルに接続する時間を減少させて増大させてある。 この新規な手段により十分に高速で安価な基板外 ICを用いて所要のビデオ多重処理を達成すること ができる。各サンプルホールドのための信号捕捉 時間はパネルへの信号供給に使用し得る時間を少 し減少させることにより著しく増大される点に注 意されたい。例えばパネルへの信号供給時間を1.6 μs から1.4 μs へと減少させると、SH | a (1) およびSH | a (1) に対する信号捕捉時間は約6倍 (40ns から240ns)に増大する。この場合、第3(a) および3(b) 図の例と比較してスイッチ95が無接続 端子に位置するときにパネルに信号が転送されな いデッドタイムが存在するという僅かな不利があ る。この実施例を実現するのに必要な回路は安価 であり、当業者に公知である。プリプロセッサが 少なくとも640 セルを有する2個のディジタルラ

インストアも含み、非飛越し走査を実現するのに 好適である場合、任意所望のパターンのピデオ信 号をライン記憶セルの適切なアドレッシングによ り2~3個の 40-セルアナログまたはディジタル メモリを介して列選択ラインに同時に出力させる ことができる。

びCe (1) がターンオンされ、 $C_o(2)$ --- $C_o(16)$ およびCe (2) ---C。(16) は1.6 μ s の間オフのままになり、この組のビデオ信号がマトリクスに転送される。瞬時 T_s において、次の40個のビデオ信号がラインVに現れ、 $C_o(2)$ およびCe (2) がターンオンされ(他の制御ラインはオフのまま)、この組のビデオ信号がマトリクスへ転送される。 $26\,\mu$ s の終了時にマトリクスの $1\,$ ラインを駆動し終わる。この構成では列 $1\,$ ~40 がセクション $1\,$ に割当てられ、列 $10\,$ ~40 がセクション $1\,$ 1 に割当てられ、列 $10\,$ ~40 がセクション $1\,$ 1 に割当てられ、列 $10\,$ ~40 がセクション $1\,$ 0 に割当てられ、列 $10\,$ ~40 がセクション $1\,$ 0 以下同様である。

第 3 (a) および第 3 (b) 図に示すビデオマルチプレクサを使用する場合に必要とされる進行する "1"信号 $C_0(1)$ --- $C_0(16)$ および $C_0(1)$ --- $C_0(16)$ は第10 図に示してあり、後に詳述する。本例ではこれら信号のパルス持続時間は1.6 μs であり、このパルス列はアクティブラインの開始時に開始する。これらの信号は、1.6 1.6

より発生させることができる。 第 3 (c)図に示すビデオマルチプレクサの場合には制御信号 C。(1) --- C。(16) および Ce (1) --- Ce (16) をビデオ信号を使用し得ない時間間隔 (デッドタイム) 中ゲートする必要がある。基板への接続の数を更に低減するにはこのセクションスキャナを同一の薄膜技術を用いて基板上に集積することができる。この点については行ドライバに必要とされる回路を説明するときに詳細に述べる。

ビデオ信号の画楽への実際の供給は 2 つの方法、即ち最初に 1 ラインの信号を26 μs のアクティブライン期間中に中間列コンデンサにロードし、次いで 6 μs の水平帰線期間Tf 中に列コンデンサの電荷を画素コンデンサにロードする方法(このこ法は行をこの 6 μs の期間中に選択することを意味する)、或いは 1 ラインの信号を 2 μs のTL期間中に選択することを意味する)で行う。ことができる。両方法とも本発明の範囲に含まれるが、アクティブライン時間中に中間列コンデン

サをロードし、次いで帰線中に画衆をロードする 2 ステップ方法の方が307,200 画衆TFT に対する 速度の要件が軽減されるために好適である。

フェーズロックループ兼タイミング回路90 (第2図) は入来ビデオ信号の水平および垂直同期パルスHおよびVにロックされた一定周期 (本例では40ns) のクロック信号を発生する。この回路はクロック信号(CLK) から Hayncおよび Vayncパルスも取り出す。

行に対するアドレスマトリクス回路も同様であり、m=480 行を例えば各15行の16個のセクションに分割し、各々をマトリクスの両側から駆動する。本例では、各セクション内の対応する行を個々のトランジスタ32を介して行ドライバライン So(1)---So(16) および Se(1)--- Se(16) に接続し、各セクション内のトランジスタ32のゲートを制御ライン go(1)---go(15) および go(1)--- go(15) に接続する。順次走査の場合には行1は go(1)およびSo(1) をターンオンするこ

とにより選択され、行3 は g。(2) およびS。(1) をターンオンすることにより選択され、以下同様である。飛越し走査が必要とされる場合には奇数行のフレームを最初に駆動し、次いで偶数行のフレームを駆動することができること勿論である。

アドレス回路20、21と表示マトリクス10との間の接続の総数は134に減少することがわかる。更に、アドレス回路20、21のマトリクス構成はアクティブマトリクス10に類似するため、これを行および列導体14、15およびTFT スイッチ11の製造に使用されるのと同一の技術で基板上に容易に集積することができる。

この数134 は $a \times n$ 表示マトリクスと $k \times \ell$ アドレスマトリクスとの間の接続の理論的に最少の数に等しいか近似する。 $k + \ell$ の最少値は奇数および偶数行事体の片側アドレッシングの場合には $2\sqrt{n}$ であり、奇数および偶数行事体の両側アドレッシングの場合には $2\sqrt{n}$ であり、奇数および偶数列事体の片側アドレッシングの場合には $2\sqrt{n}$ であり、奇数および偶数列事体の両側アド

レッシングの場合には $2\sqrt{n/2}$ である。図示の実施例では m=480, n=640. k (列) =16. ℓ (行) =15. k (列) =16. ℓ (行) =20 であり、図示の両側 T ドレッシングの場合には行に対しては片側当り $k+\ell=31$ であり、列に対しては片側当り $k+\ell=36$ である。両側 T ドレッシングの場合の行および列に対するそれぞれの最少数は31 および36 である。これがため、この実施例に必要とされる接続の総数は k (トータル) $+\ell$ (トータル) $=2 \times 31 + 2 \times 36 = 134$ になる。

列アドレスモードおよび行アドレスモードに必要なことは電圧値(電荷)をしばらくの間普積し得るようにすることである。各行および列ラインは固有のまたは寄生の容量と関連し、この目的のためにこの容量を利用することができる。これで不十分な場合には、薄膜技術により各ドライバトランジスタ30、32およびマトリクス10と大地との間に追加のコンデンサを容易に付加することができる。

ドライバトランジスタを異なる接続配置とし、

それらのゲートの代わりにそれらのソースを各セクションの隣接するドライバトランジスタに対して共通に接続すると、歩留りを向上させるための 新規な冗長方法を適用するのに好適になる。

この構成(冗長回路部は除く)を第4図に示す。 この図には行ラインは示していない。この図には 上および下側に16本の列選択ライン C(1)---C(18) を示し、中央に2個の対応するセクションの交互 配置の列ライン15を示し、左側にその前の2個の 対応するセクションの2本の列ライン15、を示し、 右側に次の2個の対応するセクションの2本の列 ライン15~を示してある。本例では列選択ライン の各々を対応する列ドライバトランジスタ30のゲ ートに接続し、それらのドレインをそれぞれの列 ライン15に接続する。各セクションの全トランジ スタ30のソースを相互接続して上側のセクション に対しては共通端子V。(k) に、下側のセクション に対しては共通端子 V。(k) に接続する (ここで kは1から20まで変化する)。隣接するセクショ ンにおいては列選択ラインを対応する列ドライバ

トランジスタ30′および30″のゲートに接続する。 このシステムおよび後述する冗長回路を適正に動 作させるためには上側および下側の列選択ライン に供給する信号を各セクションの1つのトランジ スタ30、30′、30′を順次ターンオンさせる0、8 μs の順次の制御パルスとする。完全に図示して ある2つのセクションが列ライン33---64 を含む 第3および第4セクションであるものとすると、 左側の2つのセクションは列ライン 1--32を含み、 右側の2つのセクションは列ライン65--96を含む。 この場合、 C。(1) がオンのとき (他の全ての C。(2)---C。(16) および Ce (1)--- Ce (16) はオフ)、 ライン 1. 33, 65,---に対する列導体が駆動され る。このとき第3セクションのピデオライン V。(k) に供給されるビデオ信号は33番目のサンプルに する必要があり、右側の次のセクションのピデオ ラインV。(k) のビデオ信号は65番目のサンプルに する必要があり、以下同様である。これはプリブ ロセッサを適当にプログラムすることにより容易 に得られる。次の0.8 μs の間、 C。(1) がオン

し (他の全ての C。(1) --- C。(16) および Ce (2) --- Ce (16) はオフ)、このとき全セクションのビデオライン V。(k) に同時に供給されるビデオ信号は2番目、34番目および66番目等のサンブルにする必要がある。その他の動作は第2図のものと同一である。第4図には各列ラインと関連する追加のおよび/または規制のコンデンサ35も数個だけ示してある。

トは観測者に殆ど知覚されない。

本発明の冗長方法を第5図を用いて数本の列ラ インについて説明する。第5図において第4図と 対応する袰子は第4図と同一の符号で示してある。 第4図と第5図を比較すれば、1列ラインにつき 1個の追加のトランジスタ37が付加されているこ とがわかる。今、ライン l s--- l s について考察 するものとする。列ラインℓ。を主ドライバトラ ンジスタ30。のドレインに接続し、そのゲートを 補助トランジスタ37。のゲートと共通に接続し、 この補助トランジスタのドレインを列ラインℓ。、 即ち隣りの次の列ラインに接続する。同様に、列 ラインℓ。を下側から主トランジスタ30。で駆動 し、その補助トランジスタ37。のドレインを列ラ インl。に接続する。選択制御ラインCがターン オンされると、関連する列ラインに接続された主 ドライバのみならず、次の列ラインに接続された 補助ドライバもターンオンする。これがため、ピ デオ信号が V(k) に供給されると、2本の隣接列 ラインが同一の信号を受信する。更に、各列ライ

ン (各セクションの第1列ラインは除く) が両側 から駆動されることになる。これがため、奇数番 の列ラインに破断が生じた場合(各セクションの 第1列ラインは除く)、このラインの破断点より 上のライン部分が正しいビデオ信号を表示し、破 断点より下のライン部分がその前の列のビデオ信 号を表示することになる。偶数番の列ラインに破 断が生じた場合、このラインの破断点より下のラ イン部分が正しいビデオ信号を表示し、破断点よ り上のライン部分がその前の列のピデオ信号を表 示することになる。この現在の列と隣の列のビデ オ情報の僅かな相違はユーザに殆ど知覚し得ない。 第5図の冗長回路がない場合、奇数番列の破断点 より下の部分および偶数番列の破断点より上の部 分の画素は駆動されない。画素ラインの消失は僅 かに相違して表示される画素ラインよりも著しく 目だつ欠陥になる。破断がない場合、各列(列1. 33、65等は除く) は最初に前の列のビデオ信号を 受信し、次いでライン走査の次の部分中、この僅 かに相違するビデオ信号が正しいビデオ信号によ

りオーバライトされ、この正しいビデオ信号がフレーム期間に亘り智敬される。これがため図示の 冗長回路は640 の列のうち620 の列をライベトランジスタの開路故障に対して なる。ドライバトランジスタの短絡故障に対して は、短絡トランジスタをレーザ照射で開路して このトランジスタの開路が上述の冗長回路で保護するようにする必要がある。これを行わないと ライン欠陥が目に見えることになる。この冗長回路 は 画条トランジスタ11の欠陥を保護することはできない。

行アドレス回路は列アドレス回路と同様であり、第6図にその2つの例を示す。行は各15行の16個のセクションに分割し、行ドライバトランジスタ32への接続のために同一のマトリクス技術を用いる。各行に対し必要とされる薔薇コンデンサを最下位の行に対してのみ示してあるが、全ての行に存在し、各行は自分自身の容量を有している。1つのセクションの行のみを示してあるが、他のセクションも同様である。各セクションの対応する

ドライバ32を全てのセクションに共通の垂直方向に延在する行選択ラインに接続する。第 6 (b) 図に示す例では、各行選択ラインS(j)をトランジスタ32のソースにそれぞれ接続し、それらのドレインをこのセクションの15個の行ラインにそれぞれ接続する。同一セクションの全てのトランジスタのゲートを相互接続して端子g(k)に接続する。各セクションに1個の端子g(k)がある。行は各セクションにおいて連続し、セクション1は行1---15を処理し、セクション2は行16---30を処理し、以下同様である。

第6(a) 図に示す変形例では、基本的に同一の構成を有し、行選択ラインg(1)---g(15) をそれぞれのドライド32のゲートに接続し、各セクションの全てのドライバ32のソースを相互接続して端子S(k) に接続する(ここでk は 1 から16 まで変化する)。

両例とも列に対し用いたのと同一の冗長回路を 組み込むことができ、これを第7図に4行につい て示してある。唯一の要件は、全てのドライバTFT

に対する制御信号s およびg を同一の行に接続された 2 個のドライバTFT が同時に駆動されない第 2 行はm z 1、以下同様であるものとする。正規のトライバトランジスタを32で、補助助けたは主行ドライバトランジスタを32で、補助助けたは主行ドライバトランジスタを32で、補助助助けたは主行ドライバ32 および補助ドライバ40のゲートを担互接続するが、それらのドレインは隣接もよって各行は両側から駆動されるが、それらに接続し、従って各行は両側から駆動される方に接続し、これを行は両側から取りされる。 スティンは関示してない。

動作は次の通りである。各行は端子 $S'(2\ell-1)$ および $g'(2\ell-1)$ 、 $S'(\ell)$ および $g'(2\ell)$

等にオンパルスを例えばアクティブライン時間 TLに亘り順次に供給することにより選択される。 あるいは、画素のローディングを水平帰線時間Tf 中に生じさせることもできる。いずれの場合にも、 主トランジスタ32、がターンオンすると共に並列 ライン破断またはドライバトランジスタの開路 故障に対する冗長性は、次の行に対し補助トラン ジスタを設け、そのソースおよびゲートに前の行 の制御信号を受信させて2つの隣接ラインを同時 にアドレスすることにより達成される。ラインm21 の位置42に示すようなライン破断またはドライバトランジスタの開路故障が生じた場合、破断点数を りを側の画器41。がラインmin-nのビデオ情報を 保持する。これは破断のためにこれら画素は第2 サイクルでオーバライトされないためである。破断点の右側の画素41。は正しいビデオ情報を保持する。このような破断点の左側の画素が情報を全く保持しない代わりに高度に関連する前の行の情報を保持するので、アーチファクトは視聴者に殆ど知覚されない。

画衆に正しい電圧または電荷を保持させることは満足な表示のために重要である。これは駆動されてない行に適切な"オフ状態"電圧を存在させることに依存する。従って、これは駆動されていない行のコンデンサ39に適切な"オフ状態"電圧を実現し維持させることに依存する。

本発明の更に他の特徴は各TV ライン時間の中で すべての行が駆動されない時間中に全ての行をオ フ状態に再設定する回路を設けることにある。従 って、行が水平帰線時間中に選択的に駆動される

場合には、全ての行コンデンサをアクティブライ ン時間中オフ状態にリセットする。或いはまた、 行がアクティブライン時間中選択的に駆動される 場合には、全ての行コンデンサを帰線時間中オフ 状態にリセットする。この特徴を第8図に示して ある(TFTはスイッチとして示してある)。この特 徴は単独で使用することができ、また第2, 4お よび6図のドライバ回路と組合せて、および/ま たは第5および7図の冗長回路と組合せて使用す ることもできる。このリセット処理は、前述した アドレスマトクリスの好適実施例においてはセク ション選択、ライン選択および水平帰線パルスに 関連する信号を用いる組合せ論理回路により達成 される。好適な論理回路の一例を第9図に示して ある。この回路は組合せ論理によってそれぞれ水 平帰線時間およびアクティブライン時間中に行駆 動用およびオフ状態リセット用の適正なタイミン グ信号を発生する。オン状態およびオフ状態の最 終電圧レベルは、ドライバTFT および/または画 衆TFT がサンプリングモード (低いオン抵抗値)

またはホールドモード (高いオン抵抗値) になる ように選択する。

行アドレス回路は第6回図に示すものであるも のとする。このアドレス回路を第8四に略図示し てある。行駆動が水平帰線時間中に行われる場合 には、選択された行に短いオンまたは"1"パル スを供給する必要があり(慣例の論理回路ではオ ンパルスまたはオン状態は"1"、オフパルスまた はオフ状態は"0"と表わされる)、その長さは 順次走査の場合には約6μs の帰線時間にする。 1フレームに対しては26μs づつ離れた斯かるパ ルスの列を順次の行に供給する必要がある。これ らの 6 μs パルスは30ピットのラインクロックシ フトレジスタの出力を水平帰線パルス(h) でゲー トすることにより容易に得られる。便宜上、斯か る"1"の列を進行する"短い1"と称す。この 進行する "短い1" は第10(b)図に示すa(l) 信号 を第10c)図に示すフライバックパルスでゲートす ることにより得ることができる。これらパルスは g(j) ラインの各々に供給される。水平帰線時間中、

S(k) 端子の各々に30×32μs のオン時間を有する 進行する"長い1"が同時に供給される。この進 行する "長い1" は第10(a)図にC(m) として示して ある (第106)図の一番上にも示してある)。この 結果、各行は水平帰線時間中に"長い1"と"短 い1"の組合せで順次選択される。トランジスタ 32のターンオンの結果として関連するコンデンサ 39が"1"に充電される。このコンデンサの電荷が "1"のときに行ラインは駆動される。そのライン の走査が終了し、ビデオ情報がその行の画彙に転 送され終わると、その行がフレーム時間の残部中 越勢されてこれらの画素がターンオフされる。こ れを保証するために、コンデンサ39を次の駆動サ イクルまで放電させ、オフまたは"O"状態にする 必要がある。オフ状態が徐々に失われないように、 するために各アクティブ水平ビデオライン時間中 全ての行をオフまたは"0"状態にリセットする。 これは、全てのゲートラインg(1)---g(15)に26 us の"1"を供給すると共に全てのソースラインS(1) ---S(16)に同じ26μs の時間に亘り "0"を供給す

ることにより達成される。この処理により各行のコンデンサ39が各アクティブ水平ピデオライン時間中(即ち1フレーム当り480 回)オブ状態にクランプされ、次の帰線時間中480 行のうちの1行が選択的に駆動される。上述のg(j)およびS(k)の信号は次のブール方程式で定義することができる。

 $g(j) = g(\ell) = (a(\ell) \land h) \lor \overline{h}$

$S(k) = S(m) = C(m) \land h$

これらのパルスを実現する一つの方法を第9図に示す。第9図には適切なデータ入力68 およびクロック69で駆動され、16個の出力端子70からパルスを順次出力する慣例の16 ビットシフトレジスタ60を示してある。第10(a)図はこの30×32 μs パルスのパルス列を示す。データ入力68の"1"は垂起のでは、シフトレジスタ60のの正方向エッジで始まり、シフトレジスタ60の第1ビットが"1"になってORゲート56を経てフリップ52をリセットすると同時に終了する。クロック入力69は16クロックの最初のクロックに対しhになる。入力73はhで16×30回周期的にク

ロックされるシフトレジスタ54の30番目の出力72 の反転出力である。クロック選択はDRゲート57お よびAND ゲート59で実現される。シフトレジスタ 60の出力70をAND ゲート63を用いて入力71の h ′ パルスでゲートする。 h´パルスは素子の立上り および立下り時間が無視し得る場合にはカパルス に等しくする。そうでなければ h ' パルスを h パ ルスより幾分遅く開始させ且つ幾分早く終了させ る必要がある。AND ゲート63から得られる信号74 はS(m)=C(m)へhで与えられる。必要に応じ、これ ら信号はレベル変換器65を用いて適正なレベルに する。出力端子75に得られる出力信号がS。(1)、S。 (1)---S。(16), S。(16)である。適切なデータ入 力76およびクロック77で駆動される他の慣例の30 ビットシフトレジスタ54は30個の出力鍵子78から 32 µs のパルスを順次出力する。この32 µs のパ ルス列を第10 (b) 図に示してある。データ入力76の "1"は Volenk の終了後の h の最初の正方向エッ ジで始まると共にシフトレジスタ54の第30ビット の正方向エッジで始まり、シフトレジスタ54の第

1ピットが"1"になってORゲート55を経てフリッ プフロップ51をリセットすると同時に終了する。 クロック入力77は常にh パルスである。シフトレ ジスタ54の出力をAVD ゲート61を用いて h パルス でゲートする。得られた信号79をORゲート62にh 、と一緒に入力する。これらゲートの出力80に得ら れる信号は $g(\ell)=(a(\ell)\wedge h)\vee h$ で与えられる。 必要に応じこれらの信号はレベル変換器64を用い て適正なレベルにする。出力端子81に得られる信 号がgo(1)、go(1),---go(15)、go(15)である。 Volume の終了後のhの最初の正方向エッジを表 わす信号82はデータ入力として Valank およびク ロック入力として h を有するフリップフロップ50 で実現する。フリップフロップ51、52およびシフ トレジスタ54. 60は Volank を用いてフィールド ごとにリセットする。この回路の入力信号は Volume およびhである。インパータ66および67 を用いてVotank およびhを実現する。

g(ℓ) およびS(m)を発生させるために必要な信号は第10図に示してある。第10回はC(m) パルス

に対応する、進行する"長い1"を示し、第10(b) 図はa。(ℓ) パルスを示す。第10(a)および(b)図の 左側のパルスC。(m) およびa。(ℓ) を用いてアク ティブマトリクス (第2図) の左側用の駆動信号 を実現して奇数行ラインを駆動およびリセットし、 第10(a)および(b)図の右側のパルスC。(m) およびa。 (ℓ) を用いてアクティブマトリクスの右側用の 駆動信号を実現して偶数行ラインを駆動およびり セットする。第10c)図は帰線パルスhを示す。 h はパルストの反転である。前述したように、第9 および10図に示すパルスを第 6 (a)図の回路へ供給 する場合、各アクティブビデオライン時間中"0" を全ての行ライン14に供給して行コンデンサ39を 適正なオフ状態にリセットする。これがため、本 発明のこの特徴によれば、全ての行のオフ状態が 各アクティブビデオライン時間中に設定され、行 ラインコンデンサ39がオフ状態にリセットされる。 第 6 (b)図の回路に対しては、異なる構成のパル

スが必要とされ、これらパルスはブール方程式 $S(j)=S(\ell)=(a(\ell)\Lambda h)Vh=a(\ell)\Lambda h$ および

g(k)=g(m)=C(m) h で定義される。同様に、行う インをアクティブビデオライン中に駆動し、水平 **帰線中に行ラインをオフ状態にリセットする場合** には、第6(a)図の回路に対する対応するブール方 程式はg(j)=g(l)=a(l)へh) Vh および S(k)= S(m)=C(m) 八h になる。この動作モードでは第6 (b)図の回路に対してはブール方程式はg(k)=g(m)= C(m) V h およびS(j) = S(l) = (a(l) へ h) ハ h= a(ℓ) Λ h になる。第6(a) 図の回路に対しては上 述の信号S(k)およびg(j)とともに新規な冗長回路 を用いることができる。第660図の回路に対して は、奇数行に対するgo(k) 信号を奇数行に対して のみ"1"になる(h/2) 信号でゲートする必要があ ると共に偶数行に対する g。(k) 信号を偶数行に 対してのみ "1"になる(h/2) 信号でゲートする必 要がある(第10回)図参照)。当業者であれば第9 図の実施例から、AND ゲートおよびORゲートをど のように配置すれば上述のブール方程式により示 される所要の信号を得ることができるか明らかで ある。

クティブライン時間中または帰線時間中に行を駆動するのに用いることができる。これがため、本発明の種々の特徴および種々の動作モードはシステムのフレキシビリティを拡大すると共にシステムを広範囲の動作状態に適応させる。

以上、本発明を特定の実施例について説明したが、本発明はこれに限定されるものでなく、多くの変形や変更を加えることができること明らかである。

4. 図面の簡単な説明

第1図はそれぞれスイッチング素子を具えた表示素子の列および行を用いる慣例の液晶マトリクス表示装置を示すブロック図、

第2図は行および列アドレス回路を多数のセクションに分割した、第1図に示すタイプの装置用のダブルマトリクスアドレス回路を示すブロック図、

第3(a)、3(b)および3(c)図は第2図に示すタイプの装置用のビデオプリプロセッサおよびそれらの論理的タイミングを示す図、

以上の説明から、本発明によれば列または行ド ライバとして1つのFET を用いるだけでアクティ ブマトリクスへの接続の数を低減した特にTV用に 好適なアクティブマトリクス表示装置を得ること ができる。上述した本発明によるドライバマトリ クスはアクティブマトリクスと同時に製造するこ とができ、基板上に集積して外部ICの必要を低減 することができる。第9図に示す論理回路も同一 の薄膜TFT 技術を用いて容易に集積することがで きる。即ち、シフトレジスタの1ピットは最低で 4個のTFT と、各々4個のTFT から成るAND およ びORゲートとで形成することができ、これがため 全部で30×(4+4+4)+16(4+4)=488 個の追加のTFT を必要とするだけであり、これはアクティブマト リクスに必要とされる300,000TFTに較べて極めて 少ない。上述した冗長回路は各行および略々全列 に対し多くとも1個の追加のTFT を必要とするだ けである。上述の回路は、局部的な製造上の強制、 即ち選択したモードに必要とされる電流を示すTFT を製造するのに使用し得る技術の能力に応じてア

第4図は本発明による列アドレス回路の一例を 示す図、

第5図は本発明による列ラインに対する冗長回路を示す図、

第6回および6回図は本発明による行アドレス回路を示す図、

第 7 図は本発明による行 ラインに対する冗長回路を示す図、

第8図は本発明による行走査の説明図、

第9図は本発明による行アドレス回路に用いる 論理回路を示す回路図、

第10(a), 10 (b), 10 (c) および10(d) 図は第9図の論理回路で発生される信号の波形図である。

10…表示パネル 11…スイッチング案子

12…表示案子 (画素) 14…行導体

15…列導体

20. 21…アドレスマトリクス


40…プリプロセッサ

30…列ドライバトランジスタ

32…行ドライバトランジスタ

37,---37s …補助列ドライバトランジスタ 40,---40。…補助行ドライバトランジスタ 35…列コンデンサ 39…行コンデンサ

FIG.I





代理人弁理士

代理人弁理士













-1189-










-1191-










FIG.7









【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第6部門第2区分

【発行日】平成8年(1996)11月22日

【公開番号】特開平1-202793

【公開日】平成1年(1989)8月15日

【年通号数】公開特許公報1-2028

[出願番号] 特願昭63-326379

【国際特許分類第6版】

G09G 3/20

3/36

[FI]

G09G 3/20 4237-5H

3/36

9471-5H

猪 Œ

平成 7年 9月 5日

特許庁長官 清川 伯二 股

1. 事件の表示

昭和63年 特許師 第320379号

2、 植正をする者

事件との関係 特許出願人

名 称 エヌ ペー フィリップス

フルーイランペンファブリケン

3. 代 期 人

住 所 中100 東京都千代田区郡が開 3 丁目 2 番 4 号 置山ビルディング 7 階 電話(3581)2241番 (代表)

(5925) 井理士 杉



住 孫

氏名 . (7205) 井理士



明和春の「特許請求の範囲」の探

5. 核正の内容 (別紙の通り)

1、明報告の特許請求の範囲を次の通りに訂正する。

12. 特許国本の新聞

- 1、行および列導体のアレー内に配置された複数性の表示素子を良え、各 表示業子は第に電気光学材料を介護した対向電極を異え、且つ各表示意 子は、一般の行導体を終て供給される選択信号に応答して、一種の列導 体を経て供給されるゲータ語号の表示素子への供給を制御するスイッチ ング手段と製造し、更にデータ信号および選択信号をそれぞれの列だよ び行事体に供給するアドレス回路を貫え、行連数および列導数の少なく とも一方に対するアドレス回路が原数者の各等はとそれぞれ直見に接続 された主トランジスタと物数様の各様体とそれぞれ流列に接続された虫 トランジスタとも含んでいる表示装置において、第ヵ舌原体の各主トラ ンジスタに対し無ホナ」警導体と直列に接続された無助トランジスタが 数けられ、且つ前記主トランジスタセよび援助トランジスタを同時に何 強し第れ番類体と群れ+1番類体に同一の信号を供給する手段が設けら れていることを特徴とする表示装置。
- 2. 前記室トランジスタおよび初助トランジスタはソース、ドレインおよ。 びゲート電視を行む、各定トランジスタのドレインが1つの領体に投稿 され、各主トランジスクと院副する名籍助トランジスタのドレインが隣 性する次の媒体に接続され、且つ主トランジスタおよび随近する額助ト ランジスタのソースを相互接続する<u>手段および</u>主トランジスタおよび質 速する機助トランジスタのゲートを相互接続する手段が設けられている ことを特徴とする請求様は記載の表示報酬。』

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

☒ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.